Logický člen

Logický člen neboli hradla je základní stavební prvek logických obvodů, který vyčísluje logickou funkci. Typicky má jeden či více vstupů a jediný výstup. Hodnota na výstupu logického členu je funkcí hodnot vstupních:

y = f(x_1,x_2,...,x_n)\,\!

Terminologie

Někdy se pojmy logický člen a hradlo rozlišují. Pojem hradlo pak označuje fyzickou součástku (např. integrovaný obvod). Zatímco pod pojmem logický člen je myšlen prvek realizující logickou funkci.

Značení 

Existují dva způsoby značení logických členů (oba definované ANSI/IEEE Std 91-1984 a jeho dodatkem ANSI/IEEE Std 91a-1991). Prvním jsou obdélníkové (čtvercové) značky (IECDIN). Druhým způsobem jsou značky složené z křivek (ANSI), které jsou rozšířeny v profesionálních systémech pro návrh logických obvodů. U obou způsobů značení existují v praxi drobné varianty. Negovaný výstup je často označen kolečkem.

Základní logické členy 

Pomocí logických členů ANDOR a NOT lze realizovat libovolný logický obvod a tedy i číslicový systém. Členy AND a OR jsou za pomoci členu NOT komplementární. To znamená, že je možné je vhodným způsobem vzájemně nahradit. Lze implementovat jakýkoliv číslicový systém pouze za pomoci logických členů NAND nebo NOR nebo AND a NOT a nebo OR a NOT (vždy stačí členy se dvěma vstupy), nikoli však například pomocí členu XOR. NAND a NOR se nazývají univerzální logické členy.

Symboly logických členů 

Následuje seznam nejdůležitějších logických členů včetně rovnice v Booleově algebře.

Opakovač (repeater) 

Nejjednodušším logickým členem je opakovač, který realizuje funkci identity. Může pracovat i jako buffer - zpožďovací člen s velmi krátkým zpožděním, typicky ns (nanosekundy), oddělovací člen s otevřeným kolektorem, výkonový budič (například sběrnice).

Funkce

\mathbf{Y} = \mathbf{A}

Značení

 Pravdivostní tabulka 

norma

symbol

ANSI/MIL

Buffer ANSI Labelled.svg

X (A)

 Y 

0

0

1

1

IEC

IEC BUF label.svg

DIN

Buffer DIN.svg

NOT (Invertor) 

Dalším nejjednodušším logickým členem je invertor. Realizuje funkci tzv. logické negace. Někdy se místo něj používá negovaného logického součtu s přivedením hodnoty pouze na jediný vstup (v tomto případě "A"). Vzhledem k tomu, že na zbylém a nebo zbylých vstupech bude logická 0, nebude mít tento vstup již na provedení operace vliv. Taktéž je možno použít negovaného logického součinu, kdy se všechny vstupy propojí paralelně (mezi sebou).

Funkce

\mathbf{Y} = \overline{\mathbf{A}}

Značení

 Pravdivostní tabulka 

norma

symbol

ANSI/MIL

NOT ANSI Labelled.svg

X (A)

 Y 

0

1

1

0

IEC

IEC NOT label.svg

DIN

NOT DIN.svg

AND (Konjunktor) 

Tento člen provádí funkci tzv. logického součinu (konjunkce).

Funkce

\mathbf{Y} = \mathbf{A}\cdot\mathbf{B}

Značení

 Pravdivostní tabulka 

norma

symbol

ANSI/MIL

AND ANSI Labelled.svg

X_1 (A)

X_2 (B)

 Y 

0

0

0

0

1

0

1

0

0

1

1

1

IEC

IEC AND label.svg

DIN

AND DIN.svg

OR (Disjunktor) 

Tento člen provádí funkci tzv. logického součtu (disjunkce).

Funkce

\mathbf{Y} = \mathbf{A}+\mathbf{B}

Značení

 Pravdivostní tabulka 

norma

symbol

ANSI/MIL

OR ANSI Labelled.svg

X_1 (A)

X_2 (B)

 Y 

0

0

0

0

1

1

1

0

1

1

1

1

IEC

IEC OR label.svg

DIN

OR DIN.svg

NAND (Shefferova funkce)

Tento člen provádí funkci tzv. negovaného logického součinu (Shefferovu funkci) neboli součet negací. Je to nejběžněji používané hradlo . Propojením vstupů je schopno pracovat jako invertor. Lze pomocí něho realizovat většinu klopných obvodů.

Funkce

\mathbf{Y} = \overline{\mathbf{A}\cdot\mathbf{B}} = \overline{\mathbf{A}}+\overline{\mathbf{B}}

Značení

 Pravdivostní tabulka 

norma

symbol

ANSI/MIL

NAND ANSI Labelled.svg

X_1 (A)

X_2 (B)

 Y 

0

0

1

0

1

1

1

0

1

1

1

0

IEC

IEC NAND label.svg

DIN

NAND DIN.svg

NOR (Peirceova funkce)

Tento člen provádí funkci tzv. negovaného logického součtu (Peirceovu funkci) nebo-li součin negací. Propojením vstupů je schopen pracovat jako invertor.

Funkce

\mathbf{Y} = \overline{\mathbf{A}+\mathbf{B}} = \overline{\mathbf{A}}\cdot\overline{\mathbf{B}}

Značení

 Pravdivostní tabulka 

norma

symbol

ANSI/MIL

NOR ANSI Labelled.svg

X_1 (A)

X_2 (B)

 Y 

0

0

1

0

1

0

1

0

0

1

1

0

IEC

IEC NOR label.svg

DIN

NOR DIN.svg

XOR 

Tento logický člen vyčísluje exkluzivní logický součet.

Funkce

\mathbf{Y} = \mathbf{A} \oplus \mathbf{B} =  \overline{\mathbf{A}}\cdot{\mathbf{B}}+{\mathbf{A}}\cdot\overline{\mathbf{B}}

Značení

 Pravdivostní tabulka 

norma

symbol

ANSI/MIL

XOR ANSI Labelled.svg

X_1 (A)

X_2 (B)

 Y 

0

0

0

0

1

1

1

0

1

1

1

0

IEC

IEC XOR label.svg

DIN

XOR DIN 2.svg

XNOR

Jedná se o negaci exkluzivního logického součtu.

Funkce

\mathbf{Y} = \overline{\mathbf{A} \oplus \mathbf{B}} = {\mathbf{A}}\cdot{\mathbf{B}}+\overline{\mathbf{A}}\cdot\overline{\mathbf{B}}

Značení

 Pravdivostní tabulka 

norma

symbol

ANSI/MIL

XNOR ANSI Labelled.svg

X_1 (A)

X_2 (B)

 Y 

0

0

1

0

1

0

1

0

0

1

1

1

IEC

IEC XNOR label.svg

DIN

XNOR DIN 2.svg

 

 

 

 

 

 

 

Realizace 

http://upload.wikimedia.org/wikipedia/commons/thumb/2/26/7400.jpg/220px-7400.jpg

 

Integrovaný obvod 7400 se 4 hradly NAND je vyrobený pomocí tranzistorů

HW realizace

Logický člen je možno realizovat vhodným zapojením aktivních součástek, tranzistorů, dále pakdiodrezistorů či dalších pasivních součástek. Často se lze setkat s logickými členy ve forměintegrovaných obvodů (například řady74xx), v nichž jsou hradla sestavena z několika tranzistorů. Logické integrované obvody se dělí na TTL, SCHOTTKY STTL, SCHOTTKY ALS, HTL, DTL, LS, CMOS, NMOS a další podle technologie výroby.

Různá provedení hradla NAND

7400 Circuit.svg

74LS00 Circuit.svg

TTL NAND OC.svg

TTL

TTL LS

TTL s otevřeným kolektorem

Cmos nand.svg

Nmos enhancement saturated nand.svg

DTL NAND Gate.svg

CMOS

NMOS

DTL

Dnes se samostatné logické členy používají velmi málo a nahrazují je logické obvody s vyšší integrací, které provádějí složitější logické funkce. Tyto funkce jsou ale stále realizovány z mnoha jednodušších obvodů. Dalšími možnostmi realizace mohou být např. reléhydraulické ventily či elektronky.

SW realizace

V oblasti řízení se logické členy používají pro návrh logických sítí, které se potom aplikují do programovatelných logických automatů. Logické členy jsou potom pouze virtuální a realizaci zvolené logické funkce zajišťuje programový algoritmus.